HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping

Utilize este identificador para citar ou criar um atalho para este documento: https://hdl.handle.net/10923/13492

Tipo:	conferenceObject
Título:	HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping
Autor(es):	Guilherme Heck Ricardo Guazzelli Fernando Gehm Moraes Ney Laert Vilar Calazans Rafael Soares
In:	VIII Southern Programmable Logic Conference, 2012, Brasil.
Data de Publicação:	2012
Palavras-chave:	NOC - Redes Intra-chip FPGA Prototipação
URI:	http://hdl.handle.net/10923/13492
DOI:	DOI:10.1109/SPL.2012.6211781
ISBN:	9781467301855
Aparece nas Coleções:	Apresentação em Evento

Arquivos neste item:

Arquivo	Descrição	Tamanho	Formato
HardNoC_A_Platform_to_Validate_Networks_on_Chip_through_FPGA_Prototyping.pdf		514,53 kB	Adobe PDF	Abrir Exibir