Skip navigation
Página Inicial
Percorrer
Comunidades e
Coleções
Explorar itens por:
Data de publicação
Autor
Título
Assunto
Sobre
Sobre o Repositório Institucional
Políticas de Uso
FAQs (Perguntas Frequentes)
Créditos
Estatísticas de Acesso
Entrar em:
Página Pessoal
Receber atualizações
por e-mail
Editar Perfil
Repositório PUCRS
Busca
Busca:
Todo o Repositório
DOCUMENTOS INSTITUCIONAIS
PUBLICAÇÕES CIENTÍFICAS
TRABALHOS DE CONCLUSÃO DE CURSO DE GRADUAÇÃO
por
Filtros atuais:
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Iniciar uma nova busca
Adicionar filtros:
Use filtros para refinar os resultados da pesquisa.
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Resultados 1-10 de 31 (Tempo de busca: 0.001 Segundos).
anterior
1
2
3
4
próximo
Resultados em Itens:
Data de publicação
Título
Autor(es)
2018
An LSSD Compliant Scan Cell for Flip-Flops
JURACY, LEONARDO
;
Matheus Trevisan Moreira
;
KUENTZER, FELIPE A.
;
Alexandre de Morais Amory
2016
Design and Analysis of the HF-RISC Processor Targeting Voltage Scaling Applications
Felipe Bortolon
;
Matheus Gibiluka
;
Sérgio Johann Filho
;
Sergio Bampi
;
Ney Laert Vilar Calazans
;
Fabiano Passuelo Hessel
;
Matheus Trevisan Moreira
2017
A Comparison of Asynchronous QDI Templates Using Static Logic
Ricardo Aquino Guazzelli
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2015
A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA Framework
Matheus Gibiluka
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2015
Blade - A Timing Violation Resilient Asynchronous Template
Dylan Hand
;
Matheus Trevisan Moreira
;
Hsin-Ho Huang
;
Danlei Chen
;
Frederico Butzke
;
Zhichao Li
;
Matheus Gibiluka
;
Melvin Breuer
;
Ney Laert Vilar Calazans
;
Peter Anthony Beerel
2017
Sleep Convention Logic Isochronic Fork: an Analysis
Ricardo Aquino Guazzelli
;
Walter Lau Neto
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2016
Analysis and Design of Delay Lines for Dynamic Voltage Scaling Applications
Ramy Nagy Tadros
;
Weizhe Hua
;
Matheus Gibiluka
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
;
Peter Anthony Beerel
2015
A Fine-Grained, Uniform, Energy-Efficient Delay Element for FD-SOI Technologies
Ajay Singhvi
;
Matheus Trevisan Moreira
;
Ramy Nagy Tadros
;
Ney Laert Vilar Calazans
;
Peter Anthony Beerel
2015
Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data Circuits
Guilherme Heck
;
Leandro Sehnem Heck
;
Ajay Singhvi
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
;
Peter Anthony Beerel
2017
Hardening C-elements Against Metastability
Leandro Sehnem Heck
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
Descoberta
Autor
29
Ney Laert Vilar Calazans
7
Ricardo Aquino Guazzelli
6
Peter Anthony Beerel
5
Carlos Henrique Menezes Oliveira
4
Matheus Gibiluka
4
Michel Evandro Arendt
3
Adriel Ziesemer Jr.
3
Dylan Hand
3
Guilherme Heck
3
Ricardo Augusto da Luz Reis
.
próximo ►
Assunto
17
Asynchronous Circuits
7
Null Convention Logic
5
NCL
4
asynchronous design
4
C-element
4
Return-to-one
4
Standard Cell
4
Standard Cell Library
4
Voltage Scaling
3
Low Power
.
próximo ►
Data de submissão
1
2019
2
2018
3
2017
3
2016
8
2015
8
2014
6
2013