Pulsar: towards a synthesis flow for QDI circuits

Abstract

Circuitos assíncronos quase-insensíveis a atrasos ou QDI são conhecidos pela robustez a variações de PVT. Isso os torna bons candidatos para uso de técnicas de projeto agressivas de redução da tensão de alimentação. No entanto, a adoção do projeto QDI em escala industrial é dificultada: (i) pela dependência de ferramentas de projeto especializadas para circuitos QDI; (ii) pela falta de integração com fluxos de projeto ASIC tradicionais. Esta Dissertação propõe Pulsar, um novo fluxo de síntese para o projeto QDI. Pulsar emprega ferramentas comerciais de automação de projeto eletrônico (EDA) para capturar o projeto, expandir descrições para uso de códigos insensíveis a atrasos, e realizar o mapeamento tecnológico e a otimização de circuitos QDI. Ferramentas EDA comerciais habilitam projetistas a definir objetivos de desempenho e equilibrar características de energia e área. Esta Dissertação traz seis contribuições originais: (i) um fluxo pseudo-síncrono estendido, que agrega novos modelos de registradores; (ii) o fluxo SDDS-NCL sequencial, para lidar com descrições de projeto genéricas (combinacionais e/ou sequenciais); (iii) o modelo rede de canais meio-buffer ou HBCN, que viabiliza a análise de temporização de circuitos assíncronos QDI meio-buffer; (iv) uma formulação de programação linear para restringir projetos a operar com um tempo de ciclo assíncrono alvo. (v) uma técnica de captura de projeto similar à RTL para circuitos síncronos e uma técnica associada para a expansão de descrições de circuitos para versões em trilha dupla; (vi) uma ferramenta de cálculo automatizado de restrições de síntese para circuitos QDI. Experimentos mostram que Pulsar permite o projeto de circuitos assíncronos a partir de descrições similares a RTL sujeitas a restrições de tempos de ciclo. Pulsar permite designar tempos de ciclo alvo para circuitos.

Asynchronous quasi-delay-insensitive (QDI) circuits are known for their robustness against PVT variations. This makes them good candidates for enabling aggressive voltage scaling design techniques. However, the adoption of QDI design by industries is hindered by: (i) the dependency on specialised design tools for QDI circuits; (ii) the lack of integration with traditional ASIC design flows. This Dissertation presents Pulsar, a new synthesis flow for QDI circuit design. Pulsar leverages commercial EDA tools for design capture, dual-rail expansion, technology mapping and optimisation of QDI circuits. Commercial EDA tools enable designers to define performance targets and naturally balance power and area optimisation. The Dissertation brings six main original contributions: (i) an extended pseudosynchronous flow, with new register models; (ii) a generalised SDDS-NCL flow to deal with both combinational and sequential circuits; (iii) the proposition of half-buffer channel network (HBCN), a new model for timing analysis of half-buffer asynchronous circuits; (iv) a linear programming formulation to constrain a design to a target asynchronous cycle time. (v) an RTL-like design capture technique and an associated dual-rail expansion technique; (vi) a tool that automatically extracts the HBCN model of a circuit and computes its synthesis constraints. Results show that Pulsar enables the design of asynchronous circuits from an RTL-like description under cycle-time constraints. Pulsar enables the sign-off of target cycle times for QDI circuits using commercial EDA tools. This is a breakthrough for QDI designers, as they can now safely bound worst case performance metrics for applications. Moreover, Pulsar enables designers to naturally trade performance for power or area optimisations, whenever there is slack in timing budgets.