1. Repositório PUCRS
  2. PUBLICAÇÕES CIENTÍFICAS
  3. Apresentação em Evento
Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/10923/13955
Registro completo de metadatos
Campo DCValorIdioma
dc.contributor.authorRamy Nagy Tadros-
dc.contributor.authorWeizhe Hua-
dc.contributor.authorMatheus Gibiluka-
dc.contributor.authorMatheus Trevisan Moreira-
dc.contributor.authorNey Laert Vilar Calazans-
dc.contributor.authorPeter Anthony Beerel-
dc.date.accessioned2019-02-11T13:45:40Z-
dc.date.available2019-02-11T13:45:40Z-
dc.date.issued2016-
dc.identifier.urihttp://hdl.handle.net/10923/13955-
dc.language.isoN/A-
dc.relation.ispartofProceedings of the 22nd ASYNC 2016, 2016, Brasil.-
dc.rightsopenAccess-
dc.subjectDelay Lines-
dc.subjectDynamic Voltage Scaling-
dc.titleAnalysis and Design of Delay Lines for Dynamic Voltage Scaling Applications-
dc.typeconferenceObject-
dc.date.updated2019-02-11T13:45:39Z-
Aparece en las colecciones:Apresentação em Evento

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
Analysis_and_Design_of_Delay_Lines_for_Dynamic_Voltage_Scaling_Applications.pdf297,3 kBAdobe PDFAbrir
Ver
Mostrar el registro sencillo del ítem Ver estatísticas Busque otras versiones de este texto através de SFX


Todos los ítems en el Repositorio de la PUCRS están protegidos por derechos de autor, con todos los derechos reservados, y están bajo una licencia de Creative Commons Reconocimiento-NoComercial 4.0 Internacional. Sepa más.