Skip navigation
Página Inicial
Percorrer
Comunidades e
Coleções
Explorar itens por:
Data de publicação
Autor
Título
Assunto
Sobre
Sobre o Repositório Institucional
Políticas de Uso
FAQs (Perguntas Frequentes)
Créditos
Estatísticas de Acesso
Entrar em:
Página Pessoal
Receber atualizações
por e-mail
Editar Perfil
Repositório PUCRS
Busca
Busca:
Todo o Repositório
PUBLICAÇÕES CIENTÍFICAS
Apresentação em Evento
por
Filtros atuais:
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Iniciar uma nova busca
Adicionar filtros:
Use filtros para refinar os resultados da pesquisa.
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Resultados 1-10 de 53 (Tempo de busca: 0.003 Segundos).
anterior
1
2
3
4
...
6
próximo
Resultados em Itens:
Data de publicação
Título
Autor(es)
2012
A Generic FPGA Emulation Framework
Fernando Gehm Moraes
;
Matheus Moreira
;
Carlo Lucas
;
Dairan Correa
;
Douglas Cardoso
;
Maurício Magnaguagno
;
Guilherme Castilhos
;
Ney Laert Vilar Calazans
2012
HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping
Guilherme Heck
;
Ricardo Guazzelli
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
;
Rafael Soares
2012
Power Consumption Reduction in MPSoCs through DFS
Thiago Raupp da Rosa
;
Vivian Larréa
;
Ney Laert Vilar Calazans
;
Fernando Gehm Moraes
2012
Impact of C-Elements in Asynchronous Circuits
Matheus Moreira
;
Bruno Oliveira
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
2011
A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs
Thiago Raupp da Rosa
;
Guilherme Montez Guindani
;
Douglas Maciel Cardoso
;
Ney Laert Vilar Calazans
;
Fernando Gehm Moraes
2011
Adapting a C-Element Design Flow for Low Power
Matheus Moreira
;
Bruno Oliveira
;
Julian Pontes
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
2016
Design and Analysis of the HF-RISC Processor Targeting Voltage Scaling Applications
Felipe Bortolon
;
Matheus Gibiluka
;
Sérgio Johann Filho
;
Sergio Bampi
;
Ney Laert Vilar Calazans
;
Fabiano Passuelo Hessel
;
Matheus Trevisan Moreira
2017
A Comparison of Asynchronous QDI Templates Using Static Logic
Ricardo Aquino Guazzelli
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2017
Go Functional Model for a RISC-V Asynchronous Organization - ARV
Marcos Luiggi Lemos Sartori
;
Ney Laert Vilar Calazans
2015
A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA Framework
Matheus Gibiluka
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
Descoberta
Autor
29
Matheus Trevisan Moreira
9
Fernando Gehm Moraes
7
Peter Anthony Beerel
7
Ricardo Aquino Guazzelli
5
Carlos Henrique Menezes Oliveira
5
Matheus Moreira
4
César Augusto Missio Marcon
4
Guilherme Heck
4
Matheus Gibiluka
4
Michel Evandro Arendt
.
próximo ►
Assunto
4
Return-to-one
4
Single Event Effects
4
Voltage Scaling
3
Circuitos Assíncronos
3
Delay Insensitive Encoding
3
NOC - Redes Intra-chip
2
Asynchronous Templates
2
Automated Synthesis
2
Bundled-Data
2
C-Element
.
◄ anterior
próximo ►
Data de submissão
3
2019
4
2017
3
2016
9
2015
9
2014
11
2013
10
2012
4
2011