Adequação de modelos arquiteturais para aplicações tempo-real em sistemas many-core

Abstract

A evolução no processo de fabricação de circuitos integrados permitiu o projeto de SoCs na década de 1990, e atualmente o projeto de sistemas multiprocessados em um único chip - MPSoCs (Multiprocessor System-on-Chip). Estes dispositivos são amplamente utilizados em sistemas embarcados, dado o poder computacional oferecido pelos mesmos. Aplicações com restrições de tempo-real vêm sendo utilizadas constantemente, sendo um desafio para o projeto de SoCs. O projeto de MPSoCs é altamente complexo. Especificar as características do MPSoC, definir os componentes que compõe o sistema e analisar suas funcionalidades são decisões que podem apresentar alterações ao longo do desenvolvimento do produto. Métodos tradicionais de projeto não favorecem as tomadas de decisões e encarecem o produto, pois requerem simulação em nível de hardware, estando disponível apenas no final do fluxo de projeto. Para solucionar os problemas apresentados pelos métodos tradicionais de projeto, adotou-se a técnica de projeto baseado em plataforma (PBD – Platform Based Design). O método de projeto PBD adota a modelagem de plataformas virtuais em nível de sistema possibilitando rápidas simulações, depuração de software e reuso de componentes de hardware. Esta Tese tem por objetivo realizar estudos e desenvolvimentos em 2 eixos de pesquisa: (1) modelagem de plataformas virtuais com diferentes organizações de memória; (2) estudo de métodos analíticos para mecanismos de software em sistemas com restrições de tempo-real.Para a modelagem de plataformas virtuais usa-se as ADLs (Architecture Description Language) OVP e ArchC. Neste tema de trabalho, diversas plataformas foram modeladas em diferentes níveis de abstração (de RTL a modelos sem temporização) e com diferentes arquiteturas de memória (compartilhada e distribuída). Com base nas avaliações realizadas em cada arquitetura, adequou-se a plataforma HeMPS para executar aplicações com restrições de tempo-real. Os resultados apresentaram que, com a utilização do mecanismo de escalonamento e do mapeamento RTA propostos, os dados resultantes das aplicações com restrições de tempo-real aconteceram dentro do período de tempo definido pela aplicação. Comparando plataformas com heurísticas de mapeamento e escalonamento presentes na literatura, a plataforma desenvolvida na presente Tese atende as restrições de aplicações Hard-RT, garantindo 100% das restrições resultantes dos casos de testes.

The evolution of integrated circuit manufacturing process allowed the SoC (System-on- Chip) design in the 90’s, and currently the design of multiprocessors systems on chip – MPSoCs (Multiprocessor System-on-Chip). Embedded systems use these devices, due to the offered computational power. The MPSoC design is a challenging task. Specify the MPSoC characteristics, define the components that compose the system and analyze their features are decisions that may change over the product development. Traditional design methods do not favor the design space exploration, leading to expensive products due to required hardware simulation at the gate level, which is only available at the end of the design flow. To solve the design problems of traditional methods, Platform Based Design (PBD) techniques is a design choice. The basis of PBD is a virtual platform model, enabling fast simulations, software debugging and reusability of hardware components. This Thesis comprises the study and development in two research axes: (1) modeling of virtual platforms; (2) analytical methods for software heuristics targeting embedded real-time applications. Virtual platforms are modeled by using ADLs (Architecture Description Languages). This work presents the modeling of several virtual platforms, using different abstraction levels (from RTL to untimed models) and memory architectures (shared and distributed). Based on the evaluations performed in each architecture, the HeMPS platform was adapted to execute real-time applications. The results showed that using the proposed scheduling mechanism and RTA mapping, the results meet the constraints defined by the applications. Comparing platforms with mapping and schedule heuristics on literature, the proposed platform met 100% of the restrictions resulting from the test cases.